| ЦФАПЧ с бинарным фазовым детектором, контролем джиттера выходного сигнала и центральной частотой 10ГГц |
|
 |
|
|
| Авторы |
| | Мастеров В.В. |
| Год публикации |
| | 2020 |
| DOI |
| | 10.31114/2078-7707-2020-1-106-112 |
| УДК |
| | 621.391.31 |
|
| Аннотация |
| | В данной работе представлена реализация блока с цифровой автоподстройки частоты (ЦФАПЧ) с применением бинарного фазового детектора по технологии КМОП 65нм. Среднеквадратичный (rms) джиттер выходного сигнала на частоте 10ГГц составил 315фс. В ЦФАПЧ встроен блок оптимизации собственной полосы пропускания, что позволило уменьшить rms джиттер выходного сигнала на 43%. Время выхода в рабочий режим благодаря блоку подстройки частоты составил 12мкс. Ток потребления LC осциллятора составил 5,8мА, фазовый шум — -109,61 дБ/Гц на частоте смещения 1МГц. |
| Ключевые слова |
| | ЦФАПЧ, бинарный фазовый детектор, джиттер, пропорциональный-интегральный фильтр, цифровой осциллятор, стохастический резонанс |
| Ссылка на статью |
| | Мастеров В.В. ЦФАПЧ с бинарным фазовым детектором, контролем джиттера выходного сигнала и центральной частотой 10ГГц // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2020. Выпуск 1. С. 106-112. doi:10.31114/2078-7707-2020-1-106-112 |
| Адрес статьи |
| | http://www.mes-conference.ru/data/year2020/pdf/D010.pdf |
