| Использование формального метода для улучшения покрытия проекта оцениваемого с помощью метрики «code coverage» |
|
 |
|
|
| Авторы |
| | Татарников Ю.А. |
| Год публикации |
| | 2018 |
| DOI |
| | 10.31114/2078-7707-2018-2-99-101 |
| УДК |
| | 519.714 |
|
| Аннотация |
| | Данная презентация представляет результаты использования ППП «Формальный Анализатор» компании Синопсис. ППП основан на методах формальных доказательств.Определяются конструкции дизайна, представленного на регистровом уровне, которые не могут быть обнаружены любым тестом. Исключение этих конструкций улучшает показатели тестового покрытия дизайна. Анализ – составная часть технологии разработки логического дизайна СБИС |
| Ключевые слова |
| | СБИС, формальная верификация, моделирование, RTL, SystemVerilog, SVA. |
| Ссылка на статью |
| | Татарников Ю.А. Использование формального метода для улучшения покрытия проекта оцениваемого с помощью метрики «code coverage» // Проблемы разработки перспективных микро- и наноэлектронных систем. 2018. Выпуск 2. С. 99-101. doi:10.31114/2078-7707-2018-2-99-101 |
| Адрес статьи |
| | http://www.mes-conference.ru/data/year2018/pdf/D124.pdf |
