| Анализ потребляемой мощности схем суммирования сигналов сопоставления КМОП 65-нм регистров ассоциативной памяти |
|
 |
|
|
| Авторы |
| | Антонюк А.В. |
| | Степанов П.В. |
| Год публикации |
| | 2018 |
| DOI |
| | 10.31114/2078-7707-2018-2-109-114 |
| УДК |
| | 621.3.049.774.2 |
|
| Аннотация |
| | Проведен анализ потребления мощности двух регистров ассоциативной памяти на основе сбоеустойчивых ячеек STG DICE. Рассмотрены регистры с двумя различными схемами суммирования –комбинационной логической схемой и схемой на основе линии сопоставления. Анализ результатов моделирования показал, что потребление схемы суммирования на основе комбинационной логики зависит от количества N входов схемы, изменивших свое состояние. Потребление схемы суммирования на основе линии сопоставления практически не зависит от N и соответствует потреблению схемы суммирования на основе комбинационной логики при изменении состояний половины входов схемы. Задержка выходного сигнала схемы с линией сопоставления на 22% меньше задержки выходного сигнала комбинационной логической схемы суммирования, а площадь, занимаемая схемой с линией сопоставления на кристалле меньше на 35%. |
| Ключевые слова |
| | ассоциативная память, комбинационная логика, логический элемент, моделирование, мощность, проектирование, топология |
| Ссылка на статью |
| | Антонюк А.В., Степанов П.В. Анализ потребляемой мощности схем суммирования сигналов сопоставления КМОП 65-нм регистров ассоциативной памяти // Проблемы разработки перспективных микро- и наноэлектронных систем. 2018. Выпуск 2. С. 109-114. doi:10.31114/2078-7707-2018-2-109-114 |
| Адрес статьи |
| | http://www.mes-conference.ru/data/year2018/pdf/D024.pdf |
