| Схемотехника устройств синхронизации в сетях высокоскоростной передачи данных |
|
 |
|
|
| Авторы |
| | Макаревич А.Л. |
| | Соковнич С.М. |
| | Токарь М.С. |
| Год публикации |
| | 2018 |
| DOI |
| | 10.31114/2078-7707-2018-1-147-151 |
| УДК |
| | 621.382 |
|
| Аннотация |
| | Правильность передаваемой информации инфокоммуникационных систем и сетей в значительной степени определяется качеством работы системы синхронизации. Оптимальное схемотехническое решение при построении устройств синхронизации и всей системы поддержания синхронной работы, в этом случае, имеет принципиальное значение. В работе приводится анализ и результаты схемотехнического моделирования нескольких вариантов построения компонентов устройств синхронизации, реализуемых в рамках классической КМОП технологии и схемотехники. Реализация предлагаемых решений на КМОП транзисторах с субмикронными проектными нормами потребовала лишь использования новых моделей транзисторов, параметры которых определяются совокупностью технологических операций процесса их изготовления и конструктивно-технологическими ограничениями. |
| Ключевые слова |
| | Фазовая автоподстройка частоты (ФАПЧ), компоненты ФАПЧ, фазовый детектор (компаратор), SPICE модели компонентов ФАПЧ, передача сигналов, синхронизация, выделение тактовой частоты. |
| Ссылка на статью |
| | Макаревич А.Л., Соковнич С.М., Токарь М.С. Схемотехника устройств синхронизации в сетях высокоскоростной передачи данных // Проблемы разработки перспективных микро- и наноэлектронных систем. 2018. Выпуск 1. С. 147-151. doi:10.31114/2078-7707-2018-1-147-151 |
| Адрес статьи |
| | http://www.mes-conference.ru/data/year2018/pdf/D021.pdf |
