Главная         Авторы   Статьи   Год проведения   Тематика   Организации        Конференция МЭС

Системный уровень проектирования IP - блока DSP процессора семейства NeuroMatrix  

Авторы
 Дементьев В.В.
Год публикации
 2016
УДК
 004

Аннотация
 В докладе описываются возможные применения высокоуровневых поведенческих моделей на системном уровне проектирования (ESL). Также обосновываются требования к программным моделям, учитывающим особенности IP-блока NeuroMatrix Processing Unit (NMPU). IP-блок содержит 32-разрядный управляющий RISC процессор, матрично-векторные вычислительные сопроцессоры для цифровой обработки данных (DSP), блоки внутренней памяти и системный интегратор для связи компонент системы.
Ключевые слова
 функциональная модель, потактовая модель, конвейер.
Ссылка на статью
 Дементьев В.В. Системный уровень проектирования IP - блока DSP процессора семейства NeuroMatrix // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2016. № 2. С. 225-232.
Адрес статьи
 http://www.mes-conference.ru/data/year2016/pdf/D127.pdf

Copyright © 2009-2023 ИППМ РАН. All Rights Reserved.

Разработка сайта - ИППМ РАН