Главная         Авторы   Статьи   Год проведения   Тематика   Организации        Конференция МЭС

Проектирование на программируемых логических интегральных схемах быстрых компараторов большой разрядности
Авторы
	Соловьев В.В.
Год публикации
	2016
УДК
	004.312.4
Аннотация
	Представлен метод проектирования на программируемых логических интегральных схемах (ПЛИС) иерархических структур двоичных компараторов высокого быстродействия и большой разрядности. Приводится методика синтеза иерархических структур компараторов. Лучшая иерархическая структура компараторов для конкретного семейства ПЛИС находится эмпирически. Предложенный метод позволяет увеличить быстродействие, по сравнению с традиционным подходом, для компараторов на 512 разрядов в 3.409 раз, на 1024 разряда – в 4.987 раз, на 2048 разрядов – в 27.339 раз, на 4096 разрядов – в 65.596 раз, на 8192 разряда в – 127.395 раз. Метод также позволяет для отдельных семейств в 16 раз увеличить максимальное число разрядов входных слов компараторов, которые могут быть реализованы на ПЛИС. В заключении отмечаются особенности практического использования метода, а также указываются направления дальнейшего развития данного подхода.
Ключевые слова
	двоичный компаратор, иерархическая структура, высокое быстродействие, большая разрядность, программируемые логические интегральные схемы, FPGA, SoC.
Ссылка на статью
	Соловьев В.В. Проектирование на программируемых логических интегральных схемах быстрых компараторов большой разрядности // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2016. № 3. С. 198-205.
Адрес статьи
	http://www.mes-conference.ru/data/year2016/pdf/D016.pdf