| Архитектура планировщика процессора сопоставления ППВС «Буран» |
|
 |
|
|
| Авторы |
| | Змеев Д.Н. |
| | Левченко Н.Н. |
| | Окунев А.С. |
| | Климов А.В. |
| Год публикации |
| | 2014 |
| УДК |
| | 004.27 |
|
| Аннотация |
| | В данной статье описываются аппаратно-программные средства планировщика процессора сопоставления ППВС «Буран», включение которого в состав вычислительного ядра позволит эффективно управлять работой процессора сопоставления при не-равномерной загрузке исполнительного устройства и предотвращать блокировки вычислительного процесса при переполнении памяти ключей и других аппаратных ресурсов вычислительной системы. |
| Ключевые слова |
| | планировщик процессора сопоставления, модель вычислений с управлением потоком данных |
| Ссылка на статью |
| | Змеев Д.Н., Левченко Н.Н., Окунев А.С., Климов А.В. Архитектура планировщика процессора сопоставления ППВС «Буран» // Проблемы разработки перспективных микро- и наноэлектронных систем - 2014. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2014. Часть 4. С. 75-78. |
| Адрес статьи |
| | http://www.mes-conference.ru/data/year2014/pdf/D156.pdf |
