| Современные методы функциональной верификации RTL-моделей блоков СБИС микропроцессора |
|
 |
|
|
| Авторы |
| | Барских М.Е. |
| | Аряшев С.И. |
| | Рогаткин Б.Ю. |
| Год публикации |
| | 2014 |
| УДК |
| | 004.315 |
|
| Аннотация |
| | Описана методика функциональной верификации RTL блоков СБИС микропроцессора на примере блока преобразования адресов (TLB). Рассмотренный подход к тестированию RTL-модели блока может быть использован для верификации других блоков цифровой аппаратуры, в частности в рамках широко распространенной универсальной верификационной методики (UVM). |
| Ключевые слова |
| | функциональная верификация, план тестирования, тестовое окружение, тестовые воздействия, UVM |
| Ссылка на статью |
| | Барских М.Е., Аряшев С.И., Рогаткин Б.Ю. Современные методы функциональной верификации RTL-моделей блоков СБИС микропроцессора // Проблемы разработки перспективных микро- и наноэлектронных систем - 2014. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2014. Часть 2. С. 119-122. |
| Адрес статьи |
| | http://www.mes-conference.ru/data/year2014/pdf/D066.pdf |
