| Программируемый делитель частоты для высокоскоростных систем ФАПЧ |
|
 |
|
|
| Авторы |
| | Быстрицкий С.А. |
| | Клюкин В.И. |
| | Бормонтов Е.Н. |
| Год публикации |
| | 2012 |
| УДК |
| | 621.396 |
|
| Аннотация |
| | Представлен высокоскоростной делитель частоты, востребованный в высокочастотных интегральных схемах. Структура делителя ориентирована на применение в программируемых блоках фазовой автоподстройки частоты. Делитель выполнен в КМОП логике, базовыми ячейками являются динамические D-триггеры. Моделированием показано, что максимальная входная частота 9ти-разрядного делителя может превышать 1 ГГц. |
| Ключевые слова |
| | делитель частоты, ФАПЧ, РСЛОС, динамическая логика |
| Ссылка на статью |
| | Быстрицкий С.А., Клюкин В.И., Бормонтов Е.Н. Программируемый делитель частоты для высокоскоростных систем ФАПЧ // Проблемы разработки перспективных микро- и наноэлектронных систем - 2012. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2012. С. 324-327. |
| Адрес статьи |
| | http://www.mes-conference.ru/data/year2012/pdf/D108.pdf |
