| Варианты реализации контроллера памяти параллельной потоковой вычислительной системы для работы с векторными и многовходовыми узлами |
|
 |
|
|
| Авторы |
| | Левченко Н.Н. |
| | Окунев А.С. |
| | Яхонтов Д.Е. |
| | Шурчков И.О. |
| Год публикации |
| | 2012 |
| УДК |
| | 004.27 |
|
| Аннотация |
| | В статье рассматривается архитектура параллельной потоковой вычислительной системы «Буран», описаны механизмы работы одного из основных модулей системы – процессора сопоставления. Исследована возможность работы системы с многовходовыми и векторными вычислительными узлами. Обозначены требования к контроллеру памяти, необходимые для работы с новыми структурами данных, а также предложены алгоритмы их реализации. |
| Ключевые слова |
| | параллельная потоковая вычислительная система; векторные вычисления; контроллер памяти; алгоритмы распределения памяти |
| Ссылка на статью |
| | Левченко Н.Н., Окунев А.С., Яхонтов Д.Е., Шурчков И.О. Варианты реализации контроллера памяти параллельной потоковой вычислительной системы для работы с векторными и многовходовыми узлами // Проблемы разработки перспективных микро- и наноэлектронных систем - 2012. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2012. С. 463-466. |
| Адрес статьи |
| | http://www.mes-conference.ru/data/year2012/pdf/D100.pdf |
