| Формирование высокоуровневых моделей цифровых ячеек с использованием веб-доступа |
|
 |
|
|
| Авторы |
| | Лялинский А.А. |
| Год публикации |
| | 2012 |
| УДК |
| | 004.421.2 |
|
| Аннотация |
| | Предлагается система генерации Verilog-моделей стандартных цифровых ячеек. В качестве исходных данных используются логическое выражение, описывающее работу ячейки, и, если это необходимо, её spice-описание. Система имеет веб-доступ и размещена на сайте http://www.ippm.ru/FastVerMod/. Благодаря интерактивному доступу значительно ускоряется разработка и отладка высокоуровневых моделей. Иерархия модели по уровню сложности позволяет выбрать ту, которая в наибольшей степени соответствует потребностям пользователя системы. |
| Ключевые слова |
| | высокоуровневые модели, Verilog, цифровые схемы, веб-доступ |
| Ссылка на статью |
| | Лялинский А.А. Формирование высокоуровневых моделей цифровых ячеек с использованием веб-доступа // Проблемы разработки перспективных микро- и наноэлектронных систем - 2012. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2012. С. 101-106. |
| Адрес статьи |
| | http://www.mes-conference.ru/data/year2012/pdf/D24.pdf |
