| Архитектура контроллера интерфейса памяти SRAM для обеспечения максимальной производительности коммутирующего устройства |
|
|
| Авторы |
| | Аракелов А.А. |
| | Сидоров Е.А. |
| | Бобков С.Г. |
| Год публикации |
| | 2005 |
| УДК |
| | 004.258 |
|
| Аннотация |
| | Рассмотрена архитектура контроллера памяти SRAM, обеспечивающее необходимую пропускную способность для нескольких гигабитных каналов коммутирующего устройства. |
| Ключевые слова |
| | контроллер памяти SRAM |
| Ссылка на статью |
| | Аракелов А.А., Сидоров Е.А., Бобков С.Г. Архитектура контроллера интерфейса памяти SRAM для обеспечения максимальной производительности коммутирующего устройства // Проблемы разработки перспективных микроэлектронных систем - 2005. Сборник научных трудов / под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН, 2005. С. 229-234. |
| Адрес статьи |
| | http://www.mes-conference.ru/data/year2005/34.doc |
