| Блок самотестирования внутренней памяти |
|
|
| Авторы |
| | Бобков С.Г. |
| | Евлампиев Б.Е. |
| | Сидоров А.Ю. |
| Год публикации |
| | 2005 |
| УДК |
| | 621.38 |
|
| Аннотация |
| | Статья посвящена проблеме тестирования блоков памяти, входящих в состав микросхем предельного быстродействия. Такие блоки памяти могут иметь разное количество портов записи и портов чтения, а также разную разрядность портов. Поэтому для тестирования таких блоков невозможно использовать коммерчески доступные САПР. Для решения поставленной проблемы предложена архитектура блока самотестирования, разработана и отлажена параметрическая модель на языке описания аппаратуры Verilog HDL, разработано и отлажено программное обеспечение для проведения тестирования с использованием протокола JTAG. Предложенная архитектура блока самотестирования использована для тестирования массивов памяти микропроцессора. |
| Ключевые слова |
| | самотестирование внутренней памяти |
| Ссылка на статью |
| | Бобков С.Г., Евлампиев Б.Е., Сидоров А.Ю. Блок самотестирования внутренней памяти // Проблемы разработки перспективных микроэлектронных систем - 2005. Сборник научных трудов / под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН, 2005. С. 222-228. |
| Адрес статьи |
| | http://www.mes-conference.ru/data/year2005/33.pdf |
