| Метод логического ресинтеза схем в маршруте проектирования на ПЛИС |
|
 |
|
|
| Авторы |
| | Васильев Н.О. |
| | Тиунов И.В. |
| | Рыжова Д.И. |
| Год публикации |
| | 2020 |
| DOI |
| | 10.31114/2078-7707-2020-4-39-44 |
| УДК |
| | 621.3.049.771 |
|
| Аннотация |
| | В работе предлагается метод логического ресинтеза технологических отображений на ПЛИС в процессе преобразования исходного описания логической схемы в описание на базе структурных элементов ПЛИС. При этом необходимо, чтобы полученное описание было оптимизированно по различным параметрам. Метод работает над графовой моделью, представляющей исходную логическую схему, над узлами которой определены логические операции для изменения структуры графа. Существующие подходы зачастую используют жадные алгоритмы для быстрого получения результата. Однако это может привести к тому, что полученный результат будет являться локальным минимумом целевой функции. В основе предлагаемого метода лежит алгоритм моделирования отжига, предполагающий возможность принятия плохих решений для избегания локальных минимумом целевой оценочной функции. Тестирование разработанного метода показало уменьшение количества требуемых для отображения логических элементов ПЛИС в среднем на 15% по сравнению с начальным отображением, полученным с помощью алгоритма FlowMap. |
| Ключевые слова |
| | ПЛИС (Программируемые логические интегральные схемы), LUT, технологическое отображение, ресинтез. |
| Ссылка на статью |
| | Васильев Н.О., Тиунов И.В., Рыжова Д.И. Метод логического ресинтеза схем в маршруте проектирования на ПЛИС // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2020. Выпуск 4. С. 39-44. doi:10.31114/2078-7707-2020-4-39-44 |
| Адрес статьи |
| | http://www.mes-conference.ru/data/year2020/pdf/D053.pdf |
