Главная         Авторы   Статьи   Год проведения   Тематика   Организации        Конференция МЭС

Статический временной анализ с обнаружением ложных проводящих путей на основе логических импликаций
Авторы
	Соловьев Р.А.
	Глебов А.Л.
	Гаврилов С.В.
Год публикации
	2006
УДК
	621.38
Аннотация
	Статический временной анализ широко используется в процессе временной верификации в СБИС. Однако в большинстве случаев он дает на выходе пессимистическую завышенную оценку быстродействия. Одна из ключевых проблем статического анализа – выявление, так называемых, ложных путей, которые не могут быть реализованы в схеме из-за логических ограничений. Известны многие публикации по проблеме ложных путей, однако предлагаемые алгоритмы редко используются в коммерческих САПР из-за большой сложности задачи. В данной статье предложен альтернативный подход, позволяющий за приемлемое время выявить достаточно большое количество логических ограничений, и на их основе обнаружить большую часть ложных проводящих путей. Известно, что задача анализа логических ограничений является NP-полной. В отличие от известных методов, предлагаемый метод является эвристическим и обладает линейной сложностью.
Ключевые слова
	статический временной анализ, ложный проводящий путь, логическая импликация
Ссылка на статью
	Соловьев Р.А., Глебов А.Л., Гаврилов С.В. Статический временной анализ с обнаружением ложных проводящих путей на основе логических импликаций // Проблемы разработки перспективных микроэлектронных систем - 2006. Сборник научных трудов / под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН, 2006. С. 22-28.
Адрес статьи
	http://www.mes-conference.ru/data/year2006/02.pdf