| Метод снижения статической мощности КМОП-схем на основе отключающих транзисторов с контролем быстродействия |
|
 |
|
|
| Авторы |
| | Волобуев П.С. |
| | Гаврилов С.В. |
| | Рыжова Д.И. |
| Год публикации |
| | 2014 |
| УДК |
| | 621.3.049.771.14 |
|
| Аннотация |
| | При проектировании интегральных микросхем на основе технологий с проектными нормами 90нм и ниже приоритетной задачей становится уменьшение статической потребляемой мощности. Существующие средства САПР обеспечивают уменьшение потребляемой мощности на основе различных схемотехнических решений, в частности применяющих отключающие транзисторы. Однако существующий маршрут на основе библиотечных элементов не обеспечивает требуемый контроль быстродействия при применении таких схемотехнических решений. Данная статья посвящена решению проблем контроля быстродействия в маршруте автоматизированного синтеза схемотехнических решений по снижению статической мощности сложно-функциональных блоков (СФ-блоков) на основе метода отключения питания. |
| Ключевые слова |
| | сложно-функциональный блок (СФ-блок), статическая потребляемая мощность |
| Ссылка на статью |
| | Волобуев П.С., Гаврилов С.В., Рыжова Д.И. Метод снижения статической мощности КМОП-схем на основе отключающих транзисторов с контролем быстродействия // Проблемы разработки перспективных микро- и наноэлектронных систем - 2014. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2014. Часть 1. С. 101-106. |
| Адрес статьи |
| | http://www.mes-conference.ru/data/year2014/pdf/D121.pdf |
