| Анализ эффективности комплексного использования схемотехнических методов снижения энергопотребления сложно-функциональных блоков цифровых СБИС |
|
 |
|
|
| Авторы |
| | Лобанова А.Ю. |
| Год публикации |
| | 2012 |
| УДК |
| | 004.318:621.317.385 |
|
| Аннотация |
| | Рассмотрены методы уменьшения рассеиваемой динамической мощности: clock gating, gate level optimization, operand isolation. Определены наиболее оптимальные комбинации методов для блока контроллера порта внешней памяти с учетом таких параметров, как занимаемая площадь и быстродействие на проектных нормах 250нм, 130нм, 90нм |
| Ключевые слова |
| | методы уменьшения рассеиваемой мощности, clock gating, gate level optimization, operand isolation, микропроцессор |
| Ссылка на статью |
| | Лобанова А.Ю. Анализ эффективности комплексного использования схемотехнических методов снижения энергопотребления сложно-функциональных блоков цифровых СБИС // Проблемы разработки перспективных микро- и наноэлектронных систем - 2012. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2012. С. 507-510. |
| Адрес статьи |
| | http://www.mes-conference.ru/data/year2012/pdf/D91.pdf |
