Главная
Авторы Статьи Год проведения Тематика Организации Конференция МЭС
Оценка использования систолических массивов при реализации алгоритмов умножения матриц на ПЛИС |
|
|
|
|
Авторы |
| Пасынков С.В. |
| Ильясов Р.Ф. |
Год публикации |
| 2021 |
DOI |
| 10.31114/2078-7707-2021-3-76-80 |
УДК |
| 004.021 |
|
Аннотация |
| Фундаментальным строительным блоком многих алгоритмов, таких как анализ данных и нейронные сети, является умножение матриц. В течение последних десятилетий систолические массивы зарекомендовали себя в качестве оптимального и высокоэффективного решения, и в последнее время интерес к ним только увеличился. Цель данной статьи - определить оптимальный метод умножения двух матриц в зависимости от максимально возможной тактовой частоты и ресурсов ПЛИС для реализации проекта. Для проведения измерений мы реализовали два дизайна на языке описания аппаратуры Verilog для умножения матриц 3 на 3 и 10 на 10 с использованием систолического массива. В дополнение к вышеперечисленным дизайнам мы также реализовали дизайны на языке описания аппаратуры Verilog для умножения матриц 3 на 3 и 10 на 10 без использования систолических массивов. ПЛИС Cyclone IV включают комбинацию встроенных ресурсов, которые помогают повысить производительность и известны как выделенные блоки цифровой обработки сигналов (DSP). Поэтому в дополнение к вышеуказанным дизайнам умножения матриц на устройствах FPGA было решено реализовать конструкцию для умножения матриц с использованием встроенных блоков умножения. Сравнение двух реализаций умножения проводилось с использованием встроенных функций программы Quartus Prime. Результаты этой работы показали, что алгоритм систолического массива до сих пор является оптимальным и высокоэффективным решением для использования в приложениях линейной алгебры. Используя его, можно ускорить выполнение операций перемножения, а также уменьшить количество требуемых элементов для реализации дизайна на языке описания аппаратуры Verilog. |
Ключевые слова |
| Verilog, умножение, матрицы, систолический массив, блоки умножения, DSP block. |
Ссылка на статью |
| Пасынков С.В., Ильясов Р.Ф. Оценка использования систолических массивов при реализации алгоритмов умножения матриц на ПЛИС // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2021. Выпуск 3. С. 76-80. doi:10.31114/2078-7707-2021-3-76-80 |
Адрес статьи |
| http://www.mes-conference.ru/data/year2021/pdf/D032.pdf |
|
|