| Алгоритм оптимизации энергопотребления стандартных ячеек на основе методологии Logical Effort |
|
 |
|
|
| Авторы |
| | Ильин С.А. |
| | Заплетина М.А. |
| | Ласточкин О.В. |
| Год публикации |
| | 2021 |
| DOI |
| | 10.31114/2078-7707-2021-3-34-38 |
| УДК |
| | 621.3.049.771.14 |
|
| Аннотация |
| | Задержка и потребляемая мощность являются одними из ключевых характеристик, учитываемых при проектировании стандартных цифровых элементов. В работе предлагается метод оптимизации размеров транзисторов, который использует произведение этих величин (Power-Delay Product, PDP) в качестве целевой функции. Для минимизации PDP за счёт масштабирования размеров вентилей построена специальная математическая модель. Результаты её применения получены в базисе КМОП-технологии 28 нм на примере цепочки из трёх и пяти инверторов, комбинационной схемы и схемы однобитного сумматора. |
| Ключевые слова |
| | PDP, Logical Effort, библиотека стандартных элементов, оптимизация. |
| Ссылка на статью |
| | Ильин С.А., Заплетина М.А., Ласточкин О.В. Алгоритм оптимизации энергопотребления стандартных ячеек на основе методологии Logical Effort // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2021. Выпуск 3. С. 34-38. doi:10.31114/2078-7707-2021-3-34-38 |
| Адрес статьи |
| | http://www.mes-conference.ru/data/year2021/pdf/D029.pdf |
