| Анализ итерационных методов решения систем логических уравнений и их использование при моделировании цифровых систем |
|
 |
|
|
| Авторы |
| | Иванников А.Д. |
| | Стемпковский А.Л. |
| Год публикации |
| | 2020 |
| DOI |
| | 10.31114/2078-7707-2020-3-2-8 |
| УДК |
| | 681.3.02 |
|
| Аннотация |
| | При функционально-логическом моделировании цифро-вых систем на каждом такте моделирования осуществ-ляется итерационное решение системы логических урав-нений. Осуществляется вычисление установившихся значений логических сигналов в узлах схемы после по-дачи входных логических воздействий. В работе рас-сматриваются различные итерационные методы, приме-нимые для решения систем логических уравнений, а именно: простая итерация, итерация Зейделя, вводится понятие обобщенной итерации. В теоретическое рас-смотрение вводится понятие следа итерации как после-довательности подмножеств индексов логических пере-менных, пересчитываемых на каждом шаге итерации. Анализируются графовые модели как самой системы логических уравнений, так и процесса итерационного решения систем уравнений. Показана связь количества решений системы логических уравнений со структурой ее графовой модели. Сформулированы варианты ис-пользования рассмотренных итерационных методов решения при функционально-логическом моделирова-нии цифровых систем. |
| Ключевые слова |
| | функционально-логическое моделирование цифровых систем, системы логических уравнений, итерационные методы решения, обобщенная итерация. |
| Ссылка на статью |
| | Иванников А.Д., Стемпковский А.Л. Анализ итерационных методов решения систем логических уравнений и их использование при моделировании цифровых систем // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2020. Выпуск 3. С. 2-8. doi:10.31114/2078-7707-2020-3-2-8 |
| Адрес статьи |
| | http://www.mes-conference.ru/data/year2020/pdf/D109.pdf |
