Главная         Авторы   Статьи   Год проведения   Тематика   Организации        Конференция МЭС

Построение высокопроизводительной СнК на основе 16-разрядного процессорного ядра  

Авторы
 Архипкин В.Я.
 Дябин М.И.
 Ерохин В.В.
 Леохин Ю.Л.
Год публикации
 2020
DOI
 10.31114/2078-7707-2020-4-134-139
УДК
 004.054

Аннотация
 В статье приводится описание одного из способов построения высокопроизводительной системы на кристалле для встроенных применений на основе 16-разрядного процессорного ядра и широкой 64-разрядной шины. Даётся обоснование правильности выбранного подхода в плане использования 16-разрядного i80186-совместимого процессорного ядра в качестве основы для построения системы. Отмечается вклад 64-разрядной шины и адаптированных к этой шине каналов прямого доступа к памяти в повышение производительности системы при работе с большими потоками данных. Приводится пример организации работы высокопроизводительного устройства (криптомодуля) в составе системы с демонстрацией преимущества использования широкой шины при обработке больших массивов данных.
Ключевые слова
 шина, конвейер, процессорное ядро, контроллер ПДП.
Ссылка на статью
 Архипкин В.Я., Дябин М.И., Ерохин В.В., Леохин Ю.Л. Построение высокопроизводительной СнК на основе 16-разрядного процессорного ядра // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2020. Выпуск 4. С. 134-139. doi:10.31114/2078-7707-2020-4-134-139
Адрес статьи
 http://www.mes-conference.ru/data/year2020/pdf/D075.pdf

Copyright © 2009-2024 ИППМ РАН. All Rights Reserved.

Разработка сайта - ИППМ РАН